Direkt zum Inhalt | Direkt zur Navigation

Eingang zum Volltext

Lizenz

Bitte beziehen Sie sich beim Zitieren dieses Dokumentes immer auf folgende
URN: urn:nbn:de:bsz:25-opus-64761
URL: http://www.freidok.uni-freiburg.de/volltexte/6476/


Engelke, Piet

Resistive bridging faults - defect-oriented modeling and efficient testing

Resistive bridging faults - defektorientierte Modellierung und effizienter Test

Dokument1.pdf (3.060 KB) (md5sum: 62de4534530f34e6fc59496428ba1c17)

Kurzfassung in Englisch

This thesis covers defect-oriented testing of resistive shorts. This type of defect creates an unwanted connection between two or more conducting elements of a circuit. The impact of shorts on circuit behavior is represented by the resistive bridging fault model which has been proposed by Renovell et al. The model is designed for static voltage testing of circuits implemented in the complementary metal-oxide-semiconductor (CMOS) technology. In this thesis we present our contributions to defect-oriented testing of resistive shorts. We significantly improved the testability of these defects by enhancing the resistive bridging fault model, devised by Renovell et al., in several aspects. On the one hand we evolved the model, thus extending its scope of application. On the other hand we developed efficient algorithms and high-performance tools. These tools enable testing of resistive shorts in circuits of practically relevant size. Our extensive experiments demonstrate the benefits of the resistive bridging fault model in numerous application domains.


Kurzfassung in Deutsch

Diese Dissertation beschäftigt sich mit defektorientiertem Test widerstandsbehafteter Kurzschlussdefekte. Diese Art von Defekt führt zu einer unerwünschten Verbindung zwischen einem oder mehreren leitfähigen Elementen einer digitaler Logikschaltung. Die Auswirkung solcher Defekte auf das Verhalten der Schaltung wird durch das von Renovell et al. vorgestellte Fehlermodell für widerstandsbehaftete Brückenfehler (engl. resistive bridging fault model) beschrieben. Das Modell hat Gültigkeit für Schaltungen in komplementärer Metall-Oxid-Halbleitertechnologie (CMOS) und ist auf statischen Spannungstest ausgerichtet. In dieser Arbeit wird das Modell von Renovell et al. in mehrerer Hinsicht erweitert. Dadurch kann die Testbarkeit widerstandsbehafteter Kurzschlussdefekte signifikant verbessert werden. Die Erweiterungen betreffen zum einen die Fehlermodellierung als solche, wodurch das Einsatzspektrum des Modells deutlich vergrößert wird. Zum anderen wird auf die Entwicklung leistungsfähiger Algorithmen und Programme eingegangen. Mit Hilfe der hier diskutierten Programme ist es möglich, widerstandsbehaftete Kurzschlussdefekte in Schaltkreisen von praktisch relevanter Größe effizient zu testen. Des Weiteren demonstrieren umfassende Experimente, wie das in dieser Arbeit erweiterte Fehlermodell für widerstandsbehaftete Brückenfehler gewinnbringend in weiten Bereichen des Schaltungstests eingesetzt werden kann.


SWD-Schlagwörter: Testmuster , Testen , Datenstruktur , Entwurfsautomation , CMOS-Schaltung , Digitalschaltung , Kurzschluss , Built-in self test , Testmustergenerierun
Freie Schlagwörter (deutsch): Defektorientierter Test , widerstandsbehaftete Kurzschlüsse , Resistive Bridging Faults
Freie Schlagwörter (englisch): Defect-Oriented Testing , Resistive Shorts , Resistive Bridging Faults
CCS Klassifikation J.6 , C.4 , B.8.1
Institut: Institut für Informatik
Fakultät: Technische Fakultät (bisher: Fak. f. Angew. Wiss.)
DDC-Sachgruppe: Informatik
Dokumentart: Dissertation
Erstgutachter: Becker, Bernd (Prof. Dr.)
Sprache: Englisch
Tag der mündlichen Prüfung: 27.03.2009
Erstellungsjahr: 2009
Publikationsdatum: 29.04.2009
Indexliste