Direkt zum Inhalt | Direkt zur Navigation

Eingang zum Volltext

Lizenz

Bitte beziehen Sie sich beim Zitieren dieses Dokumentes immer auf folgende
URN: urn:nbn:de:bsz:25-opus-77145
URL: http://www.freidok.uni-freiburg.de/volltexte/7714/


Huang, Ruimin

Linear modulation with nonlinear devices using digital signal processing

Lineare Modulation mit nichtlinearen Elementen unter Verwendung von Digtaler Signalverarbeitung

Dokument1.pdf (3.411 KB) (one complete pdf) (md5sum: 2a6c2ce0126c90d8822124c4b144507c)

Kurzfassung in Deutsch

In dieser Arbeit wird ein System zur direkten digitalen Synthese von Modulationssignalen bei Zwischen- (IF) oder Hochfrequenz (RF) vorgestellt. Das System transformiert das digitale Multi-Bit Eingangssignal unter Verwendung eines digitalen, parallelen Bandpass Sigma-Delta (BPSD) Modulators in einen ein Bit breiten Datenstrom. Der so erzeugte Datenstrom kann zur direkten Ansteuerung eines Einfachschalters (bzw. eines 1-Bit DAC) oder eines geschalteten Leistungsverstärkers (PA) verwendet werden und ermöglicht so eine Effizienzsteigerung durch eine Reduktion der Komplexität im analogen Schaltungsteil. Das Ausgangssignal kann abschließend durch lineare passive Filter rekonstruiert werden; somit wird die Linearität des Gesamtsystems nicht negativ von der Nicht-Linearität der verwendeten Blöcke, insbesondere des geschalteten PA, beeinflusst. Außerdem besitzt das System unter zwei weiteren Gesichtspunkten Vorteile: 1) die Struktur, welche ohne Analogmultiplizierer auskommt, kann in Richtung Hardware-Effizienz und Geschwindigkeitserhöhung optimiert werden; 2) Fehlanpassungen zwischen den Wandlungselementen in konventionellen Multi-Level DACs werden vermieden. Andererseits wirft die Methode neue Probleme auf. Auf Systemebene können die verschachtelten zeitlichen Ablaufbeziehungen zwischen den IQ-Pfaden im parallelen Bandpass-SD-Modulator unerwünschte Frequenzkomponenten im synthetisierten IF- oder RF-Signal verursachen. Die vorliegende Arbeit behandelt dieses Problem durch eine kombinierte Verwendung eines CIC und eines Lagrange-Filters, welche trotz geringen Leistungsverbrauchs eine ausreichende Bildunterdrückung erzielen. Um Frequenz und Bandbreite des synthetisierten IF- oder RF-Signals zu erhöhen, stellt diese Arbeit außerdem die Carry-Save-Kodiertechnik vor, die es zusätzlich zum parallelisierten System erlaubt, die Geschwindigkeit auf Gatterebene zu erhöhen. Die in dieser Dissertation vorgestellte Struktur und Methodik wurde anhand intensiver Simulationen und durch Musteraufbauten mit rekonfigurierbaren CPLD- und FPGA-Schaltungen verifiziert. Die hier vorgestellten experimentellen Ergebnisse bestätigen, dass das unter Verwendung der vorgeschlagenen Methodik implementierte System lineare IF- und RF-Signale erfolgreich synthetisieren kann und dass die vorgestellten Techniken leistungsstark genug sind, um in einer Vielzahl moderner Kommunikationsanwendungen eingesetzt zu werden.


Kurzfassung in Englisch

This thesis introduces a system that directly synthesizes the modulation signal at the intermediate frequency (IF) or radio frequency (RF) in the digital domain. In this system, the multi-bit digital signal is transformed into a 1bit stream binary sequence by using the digital parallel band pass Sigma-Delta (BPSD) modulator. The synthesized bit-stream sequence can drive a simple switch (i.e., a 1bit DAC) or a switch-mode power amplifier (PA) to improve efficiency by reducing the complexity of the analog circuits. The desired signal can finally be reconstructed by the linear passive filter and thus, the linearity is not affected by the non-linearity of the devices, i.e., the switch mode PA. This system also has advantages in two other aspects: 1) the multiplier-less structure implemented in this system improves hardware efficiency and speed performance; 2) mismatches between the conversion elements in the conventional multi-bit DAC are avoided. On the other hand, this implementation introduces new problems that need to be addressed. At the system level, the interleaved timing relationship between the in-phase (I) and quadrature (Q) paths in the parallel BPSD modulator can raise undesired image components in the synthesized signal. This thesis addresses this problem by combining the use of the CIC and the Lagrange filter to suppress the image at the mirror frequency with hardware efficiency. To increase the center frequency and the bandwidth of the synthesized signal, this thesis also introduces the carry-save coding technique to improve the speed at the register transfer level in addition to the parallel structure at the system level. The structure and methodology proposed in this thesis have been validated by intensive simulations and experiments done on reconfigurable CPLD and FPGA boards. The experimental results presented in this thesis show that the system implemented by using the proposed methodology can successfully synthesize the linear modulated signals at the IF, and the proposed techniques can thus be used for a number of modern communication applications with a sufficiently high level of performance.


SWD-Schlagwörter: Digitale Signalverarbeitung , Festkommarechnung , Digitalmodulation , Field programmable gate array , VLSI
Freie Schlagwörter (englisch): digital modulation , digital signal processing , fix point arithmetic , FPGA , VLSI
Institut: Institut für Mikrosystemtechnik
Fakultät: Technische Fakultät (bisher: Fak. f. Angew. Wiss.)
DDC-Sachgruppe: Technik
Dokumentart: Dissertation
Erstgutachter: Manoli, Yiannos (Prof. Dr. )
Sprache: Englisch
Tag der mündlichen Prüfung: 16.06.2010
Erstellungsjahr: 2010
Publikationsdatum: 15.09.2010
Indexliste